利用二进制计数器和有源晶振,设计时钟电路时:60秒计数,从个位到十位的周期实际上总多1秒

1个回答

  • 我这看不到线路图,只从你说的情况上出的现象给你分析一下,从你所说,你可能用的是十进制计数集成块,那你就再仔细看一下进位线路的连接,我认为主是个位到十位进位信号不同步而造成,你再细看一下芯片的脉冲工作要求,(指上升沿或下降沿是谁效)有可能你要用再加一片非芯片或与门芯片,让十位工作面延迟到个进位信号后或数到九时在下一个时间钟信号一到时把个位置为零的同时为十位打一个脉冲,让个位十位二片芯片能同时完成,这就会OK!