verilog case如case({bit2,bit1,bit0})3'b001:begin.end3'b010:be