时钟信号不出现在卡诺图里.分析时序电路时通常将时序和逻辑拆分开来,逻辑是在时钟沿上执行而已.如果同时存在同步逻辑和异步逻辑,要分开分析.
分析同步逻辑时,把上一个时钟周期时的状态看成是逻辑输入的一部分,然后用卡诺图化简.
Q(n+1)=SR'+S'R'D (CP上升)
Qn=SR'+QnS'R' (这个我也不清楚怎么写……一般都只有列表)
时钟信号不出现在卡诺图里.分析时序电路时通常将时序和逻辑拆分开来,逻辑是在时钟沿上执行而已.如果同时存在同步逻辑和异步逻辑,要分开分析.
分析同步逻辑时,把上一个时钟周期时的状态看成是逻辑输入的一部分,然后用卡诺图化简.
Q(n+1)=SR'+S'R'D (CP上升)
Qn=SR'+QnS'R' (这个我也不清楚怎么写……一般都只有列表)