求把VHDL的一句翻译成verilog 语句