求把VHDL的一句翻译成verilog 语句
1个回答
2500的二进制数是1001 1100 0100,12位,
所以可以这么定义comp:
reg [11:0] comp;
然后在程序中判断comp是否达到了2500,也即1001 1100 0100
相关问题
求一段简单的VHDL翻译成Verilog 如下 --********************
求一个verilog语句的解释reg\x05[3:0]\x05rcounter16;wire \x05\x05rcoun
verilog里这句话的意思是一个8位双向移位寄存器.有个选择语句是:2'b01:q
verilog语句理解问题reg [11:0]row_cntreg [31:0]append_log[11:0]R
【求英语帝!】把两句中文翻译成英文
vhdl 中2的i次方,怎么表示?写成2**i,vhdl提示错误,那怎么改啊?
英文翻译!求哪位高手帮我把下面一句话翻译成英文!谢谢!
求翻译句子!还有一句是“以下是制作生日蛋糕的一种方法”。求大神把这三句翻译成英文!谢谢!
求藏语翻译——!请把这一句汉语翻译成藏语,句子:你就是我的福气.
求大神,帮忙翻译一下把这句话翻译成英语